本實用新型提出了一種測試結構，用于監(jiān)測半導體芯片的性能穩(wěn)定性，包括多個測試單元，所述測試單元包括PMOS、與平行PMOS并保持一定間距的NMOS、形成于PMOS和NMOS之上的公共柵極、位于NMOS之下的N型襯底以及位于NMOS、PMOS以及N型襯底之上的多個通孔連線，所述NMOS包括一預摻雜區(qū)，所述預摻雜區(qū)具有預定寬度。測試單元中包括NMOS、PMOS以及公共柵極，在測試單元形成之后通過對測試結構進行性能檢測便能夠檢測出所述NMOS的預摻雜寬度是否會對測試結構造成一定影響，從而監(jiān)測出所述NMOS的預摻雜寬度對半導體芯片穩(wěn)定性是否有影響。