本發(fā)明公開了一種處理器內(nèi)部通用接口性能檢測(cè)與分析方法、系統(tǒng)及介質(zhì)，本發(fā)明方法包括數(shù)據(jù)提取、數(shù)據(jù)預(yù)處理、性能計(jì)算等步驟，通過在硅前驗(yàn)證階段監(jiān)測(cè)處理器內(nèi)部接口的數(shù)據(jù)報(bào)文，計(jì)算得到系統(tǒng)中各接口性能和數(shù)據(jù)流在各相鄰接口之間的延時(shí)等性能數(shù)據(jù)，繼而分析得到系統(tǒng)的整體性能和定位系統(tǒng)性能瓶頸，為設(shè)計(jì)師進(jìn)行代碼優(yōu)化提供依據(jù)和方向。本發(fā)明可在RTL階段就進(jìn)行性能分析，不止性能分析時(shí)間左移，在硅前進(jìn)行性能優(yōu)化，還可以精準(zhǔn)定位性能瓶頸，降低性能優(yōu)化難度，最重要的是可以在流片前對(duì)芯片具體性能情況有比較精準(zhǔn)的把握。同時(shí)本發(fā)明具有廣泛地適用性，既可以用于軟模擬仿真平臺(tái)，也可以用于硬件仿真加速器平臺(tái)和FPGA平臺(tái)。