1.本發(fā)明屬于芯片性能測(cè)試技術(shù)領(lǐng)域，具體涉及一種射頻芯片篩測(cè)方法的設(shè)計(jì)。 背景技術(shù)： 2.射頻芯片在制造或加工過(guò)程中，將不可避免地受到外力作用，可能產(chǎn)生微裂紋。同時(shí)，芯片在封裝過(guò)程中也會(huì)出現(xiàn)包括引線變形、翹曲、芯片破裂、分層和外來(lái)顆粒等缺陷，雖然以上缺陷都有相應(yīng)的缺陷檢測(cè)測(cè)試方法，但是所有缺陷檢測(cè)方法都不是百分百有效，導(dǎo)致部分存在潛在缺陷的芯片會(huì)進(jìn)入芯片量產(chǎn)測(cè)試流程。 3.存在潛在缺陷的芯片會(huì)在后續(xù)的使用過(guò)程中，或一定的環(huán)境條件下出現(xiàn)性能下降、間歇性失效，甚至完全失效的風(fēng)險(xiǎn)。潛在缺陷的芯片一旦出現(xiàn)上述故障，將會(huì)影響電路以及整個(gè)系統(tǒng)的質(zhì)量及可靠性，從而帶來(lái)巨大的經(jīng)濟(jì)損失。因此提高射頻芯片的出廠良品率對(duì)于提高電路以及整個(gè)系統(tǒng)的可靠性具有重要意義。 技術(shù)實(shí)現(xiàn)要素： 4.本發(fā)明的目的是為了解決現(xiàn)有射頻芯片的缺陷檢測(cè)方法無(wú)法將具有潛在缺陷的異常芯片完全篩選出來(lái)，導(dǎo)致部分存在潛在缺陷的射頻芯片會(huì)進(jìn)入芯片量產(chǎn)測(cè)試流程的問(wèn)題，提出了一種射頻芯片篩測(cè)方法。 5.本發(fā)明的技術(shù)方案為：一種射頻芯片篩測(cè)方法，包括以下步驟： 6.s1、在待測(cè)射頻芯片的cp測(cè)試階段，在待測(cè)射頻芯片的vdd端口依次輸入五點(diǎn)等步進(jìn)電壓，并依次記錄cp測(cè)試階段每個(gè)輸入電壓對(duì)應(yīng)的輸出電流值。 7.s2、根據(jù)cp測(cè)試階段每個(gè)輸入電壓對(duì)應(yīng)的輸出電流值計(jì)算cp測(cè)試階段的電流一階差值導(dǎo)數(shù)。 8.s3、根據(jù)cp測(cè)試階段的電流一階差值導(dǎo)數(shù)計(jì)算cp測(cè)試階段的電流二階差值導(dǎo)數(shù)。 9.s4、根據(jù)cp測(cè)試階段的電流二階差值導(dǎo)數(shù)計(jì)算cp測(cè)試階段的電流四階差值導(dǎo)數(shù)。 10.s5、針對(duì)cp測(cè)試階段選取的n個(gè)測(cè)試標(biāo)準(zhǔn)件，重復(fù)步驟s1～s4，得到n個(gè)cp測(cè)試階段的電流四階差值導(dǎo)數(shù)，并對(duì)其求平均差，得到修正參數(shù)。 11.s6、在待測(cè)射頻芯片的ft測(cè)試階段，在待測(cè)射頻芯片的vdd端口依次輸入五點(diǎn)等步進(jìn)電壓，并依次記錄ft測(cè)試階段每個(gè)輸入電壓對(duì)應(yīng)的輸出電流值。 12.s7、根據(jù)ft測(cè)試階段每個(gè)輸入電壓對(duì)應(yīng)的輸出電流值計(jì)算ft測(cè)試階段的電流一階差值導(dǎo)數(shù)。 13.s8、根據(jù)ft測(cè)試階段的電流一階差值導(dǎo)數(shù)計(jì)算ft測(cè)試階段的電流二階差值導(dǎo)數(shù)。 14.s9、根據(jù)ft測(cè)試階段的電流二階差值導(dǎo)數(shù)計(jì)算ft測(cè)試階段的電流四階差值導(dǎo)數(shù)。 15.s10、采用修正參數(shù)對(duì)ft測(cè)試階段的電流四階差值導(dǎo)數(shù)進(jìn)行修正，得到修正電流四階差值導(dǎo)數(shù)。 16.